Docket No. 247968US2

IN RE APPLICATION OF: Kazuhiro SHIMIZU

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND METHOD OF EVALUATING MANUFACTURING PROCESS OF SEMICONDUCTOR DEVI				
REQUEST FOR PRIORITY					
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120.					
☐ Full benefit of the filing date(s) of §119(e):		U.S. Provisional Application(s) <u>Application No.</u>	is claimed pursua <u>Date Filed</u>	nt to the provisions of 35 U.S.C.	
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
<u>COUNTRY</u> Japan		APPLICATION NUMBER 2003-141625	MONT May 20	<u>CH/DAY/YEAR</u> 0, 2003	
Certified cop	pies of the corresponding C	onvention Application(s)			
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
□ were	☐ were filed in prior application Serial No. filed				
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
□ (A) A	☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and				
☐ (B) Application Serial No.(s)					
are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectfully Submitted,		
			OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.		
			Common of the Co		
			Marvin J. Spivak	THE COMMENT	
Customer Number			Registration No. 24,913		
22850			C. Irvin McClelland		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) C. Irvin McClelland
Registration Number 21,124

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月20日

出 願 番 号 Application Number:

特願2003-141625

[ST. 10/C]:

Applicant(s):

[ ] P 2 0 0 3 - 1 4 1 6 2 5 ]

出 願 人

三菱電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 9月19日





【書類名】

特許願

【整理番号】

544628JP01

【提出日】

平成15年 5月20日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/76

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

,社内

【氏名】

清水 和宏

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】

吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】

012852

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

ページ: 2/E

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法

### 【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記半導体基板上に設けらた第2導電型の半導体層と、

前記半導体層の上面から前記半導体基板との界面にかけて前記半導体層内部に 設けられ、RESURF分離領域を区分する前記第1導電型の第1不純物領域と

前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて前記 RESURF分離領域内の前記半導体層内部に前記第1不純物領域と接続して設けられ、前記RESURF分離領域内に前記第1不純物領域とともにトレンチ分離領域を区分する第1のトレンチ分離構造と、

前記RESURF分離領域内であって、かつ前記トレンチ分離領域外の前記半 導体層に設けれた半導体素子と、

第1のMOSトランジスタと

## を備え、

前記第1のMOSトランジスタは、

前記トレンチ分離領域内の前記半導体層の上面内に設けられた、ドレイン電極 との接続のための前記第2導電型の第2不純物領域と、

前記第1不純物領域と前記第2不純物領域との間の前記半導体層の上面内に設けられた前記第1導電型の第3不純物領域と、

前記第3不純物領域の上面内に設けられた前記第2導電型の第1のソース領域 と

#### を有し、

前記第2不純物領域の下方において前記半導体層と前記半導体基板との界面に 設けられた、前記半導体層よりも高濃度の前記第2導電型の埋め込み不純物領域 を更に備える、半導体装置。

【請求項2】 前記半導体層の上面から少なくとも前記半導体基板との界面

付近にかけて、前記第1のトレンチ分離構造と所定距離を成して前記RESUR F分離領域内の前記半導体層内部に前記第1不純物領域と接続して設けられ、前 記第1不純物領域及び前記第1のトレンチ分離構造とともに前記RESURF分 離領域内に前記トレンチ分離領域を区分する第2のトレンチ分離構造を更に備え る、請求項1に記載の半導体装置。

【請求項3】 前記第1のトレンチ分離構造は、

前記第1不純物領域から前記第2不純物領域に近づく方向に延在する線状部分 を含み、

前記線状部分は、

前記RESURF分離領域内の前記半導体層内部に互いに離れて設けられ、前 記線状部分が延在する方向に並ぶ複数の導電性膜と、

複数の前記導電性膜のそれぞれにおける前記半導体層に埋もれている表面を覆 う絶縁膜と

を有する、請求項1に記載の半導体装置。

【請求項4】 互いに隣り合う前記導電性膜の間は前記絶縁膜で埋められている、請求項3に記載の半導体装置。

【請求項5】 前記第1,2のトレンチ分離構造のそれぞれは、

前記第1不純物領域から前記第2不純物領域に近づく方向に延在する線状部分を含み、

前記第1,2のトレンチ分離構造の前記線状部分のそれぞれは、


前記RESURF分離領域内の前記半導体層内部に互いに離れて設けられ、前記線状部分が延在する方向に並ぶ複数の導電性膜と、

複数の前記導電性膜のそれぞれにおける前記半導体層に埋もれている表面を覆 う絶縁膜と

を有する、請求項2に記載の半導体装置。

【請求項6】 前記第1のトレンチ分離構造は前記半導体基板にまで延びており、

前記第1のトレンチ分離構造の先端の位置は、前記埋め込み不純物領域の下限よりも浅い、請求項1に記載の半導体装置。



前記第1不純物領域から前記第2不純物領域に近づく方向に延在する線状部分 を含み、

前記線状部分は、

前記RESURF分離領域内の前記半導体層内部に互いに離れて設けられ、前 記線状部分が延在する方向に並ぶ複数の導電性膜と、

複数の前記導電性膜の前記半導体層に埋もれている表面をそれぞれ覆い、互い に離れて設けられた複数の絶縁膜と

を有し、

前記RESURF分離領域内の前記半導体層の上面内に設けられ、前記半導体層内の複数の前記絶縁膜のそれぞれを取り囲みつつ、互いに隣り合う前記絶縁膜の間を埋める前記第1導電型の第4不純物領域を更に備える、請求項1に記載の半導体装置。

【請求項8】 前記第4不純物領域と前記半導体層とで形成されるPN接合に逆電圧を印加した場合に、前記第4不純物領域の全領域が空乏化する、請求項7に記載の半導体装置。

【請求項9】 前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて前記RESURF分離領域内の前記半導体層内部に前記第1不純物領域と接続して設けられ、前記RESURF分離領域内に前記第1不純物領域とともに第2のトレンチ分離領域を区分する第2のトレンチ分離構造と、

第2のMOSトランジスタと

を更に備え、

前記第2のMOSトランジスタは、

前記第2のトレンチ分離領域内の前記半導体層の上面内に設けられた、ドレイン電極との接続のための前記第2導電型の第4不純物領域と、

前記第1不純物領域と前記第4不純物領域との間の前記半導体層の上面内に設けられた前記第1導電型の第5不純物領域と、

前記第5不純物領域の上面内に設けられた前記第2導電型の第2のソース領域 と を有する、請求項1に記載の半導体装置。

【請求項10】 前記第1のトレンチ分離構造の上方に設けられ、前記ドレイン電極と電気的に接続される配線と、

前記第1のトレンチ分離構造と前記配線との間に設けられたフィールドプレー トと

### を備え

前記フィールドプレートは、浮遊電極であるか、前記第1のトレンチ分離領域 内の前記半導体層と電気的に接続されるか、あるいは前記RESURF分離領域 内であって、かつ前記トレンチ分離領域外の前記半導体層と電気的に接続される 、請求項1に記載の半導体装置。

【請求項11】 前記第1不純物領域と前記埋め込み不純物領域との間の前 記半導体層の上に設けられた第2の絶縁膜と、

前記第2の絶縁膜上に設けられた複数のフィールドプレートと を更に備え、

複数の前記導電性膜は前記半導体層の上面から露出しており、

複数の前記フィールドプレートは、複数の前記導電性膜とそれぞれ接続されている、請求項3に記載の半導体装置。

【請求項12】 請求項3に記載の半導体装置の製造方法であって、

- (a) 前記半導体基板上に前記半導体層を形成する工程と、
- (b) 前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて、前記半導体層内部に互いに所定距離を成す複数のトレンチを形成する工程と
- (c) 複数の前記トレンチのそれぞれの内壁を酸化して、複数の前記トレンチのそれぞれの内面に前記絶縁膜を形成する工程と、
- (d) 複数の前記トレンチをそれぞれ充填する複数の前記導電性膜を形成する 工程と

#### を備え、

前記工程(a)において、互いに隣り合う前記トレンチ間の距離は、前記工程(c)で形成される前記絶縁膜の膜厚以下に設定される、半導体装置の製造方法

【請求項13】 請求項7に記載の半導体装置の製造方法であって、

- (a) 前記半導体基板上に前記半導体層を形成する工程と、
- (b) 前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて、前記半導体層内部に互いに離れた複数のトレンチを形成する工程と、
- (c) 複数の前記トレンチのそれぞれの内壁に対して前記第1導電型の不純物 を導入して、前記第4不純物領域を形成する工程と、
- (d)複数の前記トレンチの内面に複数の前記絶縁膜をそれぞれ形成する工程と、
- (e) 複数の前記トレンチをそれぞれ充填する複数の前記導電性膜を形成する 工程と

を備える、半導体装置の製造方法。

【請求項14】 請求項11に記載の半導体装置の製造方法であって、

- (a) 前記半導体基板上に前記半導体層を形成する工程と、
- (b) 前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて、前記半導体層内部に互いに離れた複数のトレンチを形成する工程と、
  - (c) 複数の前記トレンチのそれぞれの内面に前記絶縁膜を形成する工程と、
  - (d) 前記半導体層上に前記第2の絶縁膜を形成する工程と、
- (e) 複数の前記トレンチのそれぞれを充填する導電性材料を前記第2の絶縁 膜上に形成する工程と、
- (f) 前記導電性材料をパターンニングして、複数の前記導電性膜と複数の前 記フィールトプレートとを同時に形成する工程と

を備える、半導体装置の製造方法。

【請求項15】 請求項3に記載の半導体装置の製造プロセス評価方法であって、

前記半導体装置には、前記第1のトレンチ分離構造における前記線状部分の製造プロセスの評価を行う際にモニタとして利用される複数のテスト構造が設けられており、

複数の前記テスト構造のそれぞれは、

前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて前記 半導体層内部に設けられ、前記半導体層内に所定領域を区分する第2のトレンチ 分離構造を備え、

前記第2のトレンチ分離構造は、

前記半導体層内部に互いに離れて設けられた複数の第2の導電性膜と、

複数の前記第2の導電性膜の前記半導体層に埋もれている表面をそれぞれ覆い 、互いに離れて設けられた複数の第2の絶縁膜と

複数の前記テスト構造の間では、互いに隣り合う前記第2の絶縁膜間の距離は 互いに異なり、

- (a)複数の前記テスト構造のそれぞれについて、前記第2のトレンチ分離構造に対して前記所定領域とは反対側の前記半導体層と、前記所定領域における前記半導体層との間のリーク電流を測定する工程と、
- (b)前記工程(a)で測定した前記リーク電流を用いて、前記第1のトレンチ分離構造における前記線状部分の製造プロセスを評価する工程と を備える、半導体装置の製造プロセス評価方法。

### 【発明の詳細な説明】

を有し、

 $[0\ 0\ 0\ 1\ ]$ 

【発明の属する技術分野】

この発明は、RESURF (REduced SURface Field) 効果を利用した半導体技術に関する。

[0002]

【従来の技術】

RESURF効果を利用して高耐圧を実現する半導体技術が例えば特許文献1に記載されている。特許文献1の図12に示される半導体装置には、nchリサーフMOSFETとリサーフ分離島領域とが形成されている。そして、n-エピタキシャル層2とn+埋め込み拡散領域4とがp拡散領域3によって取り囲まれており、上記半導体装置にはRESURF構造が形成されている。

[0003]

特許文献1の図12に示される半導体装置では、高電位が印加されるアルミ配線8が基板電位と同じ電位であるp拡散領域3の上方を横切るため、当該アルミ配線8からの電界によってRESURF効果による空乏層の延びが阻害され、耐圧が低下するという問題があった。

## [0004]

そこで、上記問題を解決するために、特許文献1の図1,2に示される半導体装置が提案されている。当該半導体装置においては、nchリサーフMOSFE Tとリサーフ分離島領域との間にRESURF構造がなく、p-基板1の一部である幅の狭い領域1aが介在しており、当該領域1aの上面はp-基板1から露出している。そして、n拡散領域12a,12bに高電位が印加されると、n拡散領域12a,12bに挟まれた領域1aは空乏化し、領域1aとn拡散領域12a,12bとの間に大きな電位差が生じない。従って、アルミ配線8とその下方のp-基板1の表面との間の電位差は小さく、上記問題が生じない。

### [0005]

なお、RESURF効果を利用する半導体技術に関しては例えば特許文献 2, 3及び非特許文献 1 に記載されている。また、周囲から絶縁されたフィールドプレートを多重に形成し、それらの間の容量結合によって半導体基板の表面の電界を安定化させる技術が特許文献 4 に記載されている。更に、モールド樹脂の分極によるリーク電流の発生を防止する技術が特許文献 5 に記載されている。

## [0006]

### 【特許文献1】

特開平9-283716号公報

#### 【特許文献2】

米国特許第4292642号明細書

#### 【特許文献3】

米国特許第5801418号明細書

### 【特許文献4】

特開平5-190693号公報

### 【特許文献5】

特開平10-12607号公報

### 【非特許文献1】

J.A. Appels et al., "THIN LAYER HIGH-VOLTAGE DEVICES (RESURF DEVICES)", Philips Journal of Reserch, vol. 35, No. 1, 1980, pp. 1-13

[0007]

### 【発明が解決しようとする課題】

特許文献1の図1,2に示される半導体装置では、n拡散領域12a,12bで挟まれた領域1aを形成するため、n拡散領域12a,12bを拡散プロセスで形成する必要があった。そのため、本質的にサージ耐圧が低くなる問題がある


### [0008]

そこで、本発明は上述の問題に鑑みて成されたものであり、サージ耐圧を向上 することが可能な半導体技術を提供することを目的とする。

[0009]

### 【課題を解決するための手段】

この発明の半導体装置は、第1導電型の半導体基板と、前記半導体基板上に設けらた第2導電型の半導体層と、前記半導体層の上面から前記半導体基板との界面にかけて前記半導体層内部に設けられ、RESURF分離領域を区分する前記第1導電型の第1不純物領域と、前記半導体層の上面から少なくとも前記半導体基板との界面付近にかけて前記RESURF分離領域内の前記半導体層内部に前記第1不純物領域と接続して設けられ、前記RESURF分離領域内に前記第1不純物領域とともにトレンチ分離領域を区分する第1のトレンチ分離構造と、前記RESURF分離領域内であって、かつ前記トレンチ分離領域外の前記半導体層に設けれた半導体素子と、第1のMOSトランジスタとを備え、前記第1のMOSトランジスタは、前記トレンチ分離領域内の前記半導体層の上面内に設けられた、ドレイン電極との接続のための前記第2導電型の第2不純物領域と、前記第1不純物領域と前記第2不純物領域との間の前記半導体層の上面内に設けられた前記第1導電型の第3不純物領域と、前記第3不純物領域の上面内に設けられた前記第1導電型の第3不純物領域と、前記第3不純物領域の上面内に設けられ



### [0010]

## 【発明の実施の形態】

実施の形態 1.

図1は本発明の実施の形態1に係る半導体装置100の構成を示すブロック図である。本実施の形態1に係る半導体装置100は、RESURF効果を利用して高耐圧を実現している高耐圧IC(HVIC)であって、例えば、トーテムポール接続された2つのIGBT(絶縁ゲート型バイポーラトランジスタ)のうち、高電位側のIGBTを駆動する機能を備えている。

### [0011]


図1に示されるように、本実施の形態1に係る半導体装置100は、インターフェイス回路101(以後、「I/F回路101」と呼ぶ)と、パルス発生回路102と、高耐圧のnMOSトランジスタ103,104と、制御回路105とを備えている。

### $[0\ 0\ 1\ 2\ ]$

I/F回路101は、半導体装置100の外部から入力される信号HINを波形整形してパルス発生回路102に出力する。パルス発生回路102は、波形整形後の信号HINの立ち下がり及び立ち上がりに基づいてそれぞれパルス信号P1、P2を生成して、nMOSトランジスタ103のゲートにパルス信号P1を、nMOSトランジスタ104のゲートにパルス信号P2をそれぞれ与える。そして、nMOSトランジスタ103,104は、パルス信号P1,P2に基づいてそれぞれオン/オフする。パルス信号P1,P2は、nMOSトランジスタ103,104での消費電力(発熱)を最小限に抑えるために、数百ns程度の狭いパルス幅の信号である。

## [0013]

I/F回路101及びパルス発生回路102のそれぞれには電源電位VCC及び接地電位GNDが半導体装置100の外部から印加され、これらを電源として



## [0014]

制御回路105は、抵抗106,107と、インターロック回路108と、R Sフリップフロップ回路109と、pMOSトランジスタ110と、nMOSト ランジスタ111とを備えている。

## [0015]

pMOSトランジスタ110のソースには高電位の電位VBが半導体装置100の外部から与えられる。また電位VBは、nMOSトランジスタ103,104のドレインにもそれぞれ抵抗106,107を介して与えられる。

## [0016]

インターロック回路108には、nMOSトランジスタ103のドレイン電位 V1と、nMOSトランジスタ104のドレイン電位V2とが入力される。イン ターロック回路108は、ドレイン電位V1、V2に基づいてそれぞれ信号S、 Rを生成し、RSフリップフロップ回路109のセット入力に信号Sを、リセッ ト入力に信号Rをそれぞれ入力する。

## [0017]

RSフリップフロップ回路109のリセット入力及びセット入力にともにHighレベルの信号が入力されると、通常RSフリップフロップ回路109の出力は不定となる。インターロック回路108はこれを防止する機能を備えている。

#### $[0\ 0\ 1\ 8]$

RSフリップフロップ回路109は、その出力を信号QとしてpMOSトランジスタ110のゲートとnMOSトランジスタ111のゲートに入力する。そして、pMOSトランジスタ110及びnMOSトランジスタ111のそれぞれは信号Qに基づいてオン/オフする。

## [0019]

pMOSトランジスタ110のドレインと、nMOSトランジスタ111のドレインとは互いに接続されており、その接続点における電位は信号HOとして半

導体装置100の外部に出力される。また、nMOSトランジスタ111のソースには半導体装置100の外部から電位VSが与えられる。

## [0020]

電位 VB, VSは例えば数百Vの電位であって、電位 VSを基準とした際の電位 VBは例えば +15Vに設定される。インターロック回路 108と RS フリップ +15V +15V

## [0021]

半導体装置100から出力される信号HOは、例えば数百Vの高電位と接地電位との間にトーテムポール接続されて介挿された2つのIGBT(図示せず)のうち、高電位側のIGBTのゲートに入力され、かかるIGBTは信号HOに基づいてオン/オフする。また、電位VSは高電位側のIGBTのエミッタにも与えられる。

## [0022]

次に、本実施の形態1に係る半導体装置100の動作について説明する。信号HINが立ち上がると、パルス発生回路102はパルス信号P2を出力する。nMOSトランジスタ104のゲートにパルス信号P2が与えられると、nMOSトランジスタ104がオンして抵抗107に電流が流れ、抵抗107で電圧降下が生じる。この結果、ドレイン電位V2が変化して、電位VBとドレイン電位V2との間に電位差が発生する。このようにして、パルス信号P2が高電位側にレベルシフトする。

### [0023]

インターロック回路108はドレイン電位V2の変化を検出すると、RSフリップフロップ回路109のリセット入力にLowレベルの信号Rを、セット入力にHighレベルの信号Sをそれぞれ出力する。これにより、RSフリップフロップ回路109の出力である信号QがLowレベルとなり、pMOSトランジスタ110がオン、nMOSトランジスタ111がオフし、Highレベルの信号HOが半導体装置100の外部に出力される。そして、高電位側のIGBTが信号HOによってオンする。



一方、信号HINが立ち下がると、パルス発生回路102はパルス信号P1を 出力する。nMOSトランジスタ103のゲートにパルス信号P1が与えられる と、nMOSトランジスタ103がオンして抵抗106に電流が流れ、抵抗10 6で電圧降下が生じる。この結果、ドレイン電位V1が変化して、電位VBとド レイン電位V1との間に電位差が発生する。このようにして、パルス信号P1が ・高電位側にレベルシフトする。

### [0025]

インターロック回路108はドレイン電位V1の変化を検出すると、RSフリップフロップ回路109のセット入力にLowレベルの信号Sを、リセット入力にHighレベルの信号Rをそれぞれ出力する。これにより、RSフリップフロップ回路109の出力である信号QがHighレベルとなり、pMOSトランジスタ110がオフ、nMOSトランジスタ111がオンし、Lowレベルの信号HOが半導体装置100の外部に出力される。そして、高電位側のIGBTが信号HOによってオフする。

#### [0026]

このように、本実施の形態1に係る半導体装置100は、高電位側のIGBT のスイッチング動作を制御することができる。

#### [0027]

次に半導体装置100の構造について説明する。図2は本発明の実施の形態1に係る半導体装置100の構造を示す平面図であって、図3は図2の矢視D-Dにおける断面図である。なお図2では、説明の便宜上、図3のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省略している。

### [0028]

図2,3に示されるように、p-半導体基板1上にはn-半導体層2が設けられている。n-半導体層2は、例えばシリコンから成るエピタキシャル層である。n-半導体層2の上面には例えばシリコン酸化膜から成る分離絶縁膜10が形成されている。n-半導体層2の上面からp-半導体基板1との界面にかけて、p不純物領域3がn-半導体層2内部に設けられている。p不純物領域3はn-半導体

層2の一部を取り囲んでおり、上述のnMOSトランジスタ103と制御回路105とが配置されるRESURF分離領域Aをn-半導体層2に区分している。

## [0029]

n-半導体層2の上面からp-半導体基板1との界面にかけてRESURF分離 領域A内のn-半導体層2内にトレンチ分離構造8 a が設けられている。トレン チ分離構造8 a はp不純物領域3と接続されており、p不純物領域3とともにR ESURF分離領域A内のn-半導体層2の一部を取り囲んでいる。このように して、p不純物領域3及びトレンチ分離構造8 a でもって、nMOSトランジス タ103が配置されるトレンチ分離領域BがRESURF分離領域A内のn-半 導体層2に区分されている。なお、RESURF分離領域Aにおけるトレンチ分 離領域B以外の領域には制御回路105が配置され、この領域を「制御回路形成 領域C」と呼ぶ。

## [0030]

n-半導体層2の上面からp-半導体基板1との界面にかけてRESURF分離 領域A内のn-半導体層2内にトレンチ分離構造8bが設けられている。トレン チ分離構造8bはRESURF分離領域Aの周縁に沿って延在しており、その表 面のうち、n-半導体層2の上面から露出している部分以外は、p不純物領域3 によって取り囲まれている。更にトレンチ分離構造8bはトレンチ分離構造8a と連結している。

## [0031]

トレンチ分離構造 8 a は導電性膜 8 a a と絶縁膜 8 a b とから成り、トレンチ分離構造 8 b は導電性膜 8 b a と絶縁膜 8 b b とから成る。導電性膜 8 a a , 8 b a は互いに連結しており、それぞれは例えばポリシリコンから成る。そして、各導電性膜 8 a a , 8 b a は n - 半導体層 2 の上面から p - 半導体基板 1 との界面にかけて n - 半導体層 2 内部に設けられている。

#### [0032]

絶縁膜8abは、導電性膜8aaの表面のうち、n-半導体層2の上面から露出している部分以外、つまりn-半導体層2及びp-半導体基板1に埋もれている表面を覆っている。絶縁膜8bbは、導電性膜8baの表面のうち、n-半導体

層2の上面から露出している部分以外を覆っている。絶縁膜8ab,8bbは互いに連結しており、それぞれは例えばシリコン酸化膜から成る。

## [0033]

制御回路形成領域Cにおいては、n-半導体層2とp-半導体基板1との界面に n+埋め込み不純物領域20が選択的に設けられている。n+埋め込み不純物領域20の上方のn-半導体層2の上面内には、制御回路105の抵抗106として 機能するp+不純物領域30と、n+不純物領域31とが互いに隣接して設けられている。図3では、制御回路105のうち、インターロック回路108が有する CMOSトランジスタを構成するnMOSトランジスタQNと、pMOSトランジスタQPとが示されている。

## [0034]

制御回路形成領域Cにおけるn-半導体層2の内部には、n-半導体層2の上面からn+埋め込み不純物領域20にかけてトレンチ分離構造21が形成されており、このトレンチ分離構造21によって、p+不純物領域30及びn+不純物領域31と、nMOSトランジスタQNと、pMOSトランジスタQPとが互いに分離されている。

## [0035]

トレンチ分離構造 2 1 は導電性膜 2 1 a と絶縁膜 2 1 b とから成る。導電性膜 2 1 a は、n-半導体層 2 の上面から n+埋め込み不純物領域 2 0 にかけて n-半 導体層 2 内部に設けられている。絶縁膜 2 1 b は、導電性膜 2 1 a の表面のうち、n-半導体層 2 の上面から露出している部分以外を取り囲んでいる。

#### [0036]

n+埋め込み不純物領域20の上方のn-半導体層2の上面内にはpウェル領域22が設けられており、そこにnMOSトランジスタQNが形成されている。pウェル領域22の上面内にはnMOSトランジスタQNのソース領域及びドレイン領域としてそれぞれ機能するn+不純物領域23,24が設けられている。n+不純物領域23,24に挟まれたpウェル領域22の上方にはゲート電極26が設けられている。n+不純物領域23の隣りには、pウェル領域22の上面内に設けられたp+不純物領域25が分離絶縁膜10を介して配置されている。

## [0037]

pMOSトランジスタQPは、トレンチ分離構造21を介してnMOSトランジスタQNの隣りに配置されている。n+埋め込み不純物領域20の上方のn-半導体層2の上面内には、pMOSトランジスタQPのソース領域及びドレイン領域としてそれぞれ機能するp+不純物領域33,34が設けられている。p+不純物領域33,34に挟まれたn-半導体層2の上方にはゲート電極36が設けられている。p+不純物領域33の隣りには、n-半導体層2の上面内に設けられたp+不純物領域35が分離絶縁膜10を介して配置されている。なお、トレンチ分離構造21の上面は分離絶縁膜10で覆われている。

## [0038]

トレンチ分離領域B内のn-半導体層2の上面内には、n+不純物領域7が設けられている。n+不純物領域7とp不純物領域3との間のn-半導体層2の上面内にはp+不純物領域6が設けられている。p+不純物領域6の上面内には、n+不純物領域であるnMOSトランジスタ103のソース領域5が設けられている。p+不純物領域6とn+不純物領域7との間のn-半導体層2と、n+不純物領域7とはnMOSトランジスタ103のドレイン領域として機能する。n+不純物領域7の下方におけるn-半導体層2とp-半導体基板1との界面には選択的にn+埋め込み不純物領域4が設けられている。n+埋め込み不純物領域4は、n-半導体層2よりも不純物濃度が高い。

## [0039]

p+不純物領域6とn+不純物領域7との間のn-半導体層2の上には分離絶縁膜10を介して、MOSトランジスタ103のゲート電極9と、フィールドプレート12a~12cとが設けられている。ゲート電極9及びフィールドプレート12a~12cは、p+不純物領域6からn+不純物領域7へと向かう方向に沿って順に配置されており、フィールドプレート12a, 12bはRESURF分離領域Aの周縁に沿って延在している。

### [0040]

ゲート電極 9 は p 不純物領域 6 の端部を接触することなく覆っており、ゲート電位が与えられる。フィールドプレート 1 2 c は n +不純物領域 7 の端部に接触

している。フィールドプレート12a, 12bは、周囲から絶縁されている浮遊電極であり、ゲート電極9とフィールドプレート12cとの間に介在してこれらと静電結合することにより、nMOSトランジスタ103のソースとドレインとの間の電位差に基づくn-半導体層2の上面での電界を緩和する機能を果たす。

## [0041]

p+不純物領域30と、n+不純物領域7との間のn-半導体層2の上には分離 絶縁膜10を介してフィールドプレート13が設けられている。図4は図1のト レンチ分離領域B付近を拡大して示す平面図である。図4では、n-半導体層2 の上方に位置する構造のうち、フィールドプレート13と、その上方に配置され る配線15と、ゲート電極9と、ドレイン電極14とを示している。また、図4 の矢視E-Eにおける断面構造が図3の左側半分に示されている。

### [0042]

図3,4に示されるように、フィールドプレート13は、p+不純物領域30 と、n+不純物領域7との間のトレンチ分離構造8aの上方に位置しており、n+ 不純物領域7の端部と接触している。これにより、フィールドプレート13はトレンチ分離領域B内のn-半導体層2と電気的に接続される。

### [0043]

ゲート電極 9 及びフィールドプレート 1 2 a ~ 1 2 c , 1 3 は、例えばポリシリコンから成る。トレンチ分離構造 8 a , 8 b 及び p 不純物領域 3 の上面は分離絶縁膜 1 0 で覆われている。

### [0044]

n-半導体層 2、分離絶縁膜 10、ゲート電極 9, 26, 36、及びフィールドプレート 12a~12c, 13を覆うように絶縁膜 18が形成されている。p+不純物領域 6とソース領域 5とに接触するMOSトランジスタ 103のソース電極 11と、n+不純物領域 7に接触するMOSトランジスタ 103のドレイン電極 14とは、それぞれ絶縁膜 18を貫通して設けらている。

## [0045]

p+不純物領域30の一方の端部に接触する電極16は絶縁膜18を貫通して 設けられており、ドレイン電極14と配線15で接続されている。配線15は例 えばアルミニウムから成り、フィールドプレート13の上方に位置している。

## [0046]

p+不純物領域30の他方の端部と、n+不純物領域31とに接触する電極17 は絶縁膜18を貫通して設けられている。p+不純物領域25及びn+不純物領域 23,24にそれぞれ接触する電極29,28,27は絶縁膜18を貫通して設けられており、n+不純物領域35及びp+不純物領域33,34にそれぞれ接触 する電極39,38,37は絶縁膜18を貫通して設けられている。

## [0047]

ソース電極11、ドレイン電極14、電極16,17,27~29,37~3 9は例えばアルミニウムから成る。なお図3では、MOSトランジスタ103の ゲート絶縁膜と、制御回路105のnMOSトランジスタQN及びpMOSトラ ンジスタQPのゲート絶縁膜とは、図面の煩雑さを避けるために、絶縁膜18に 含めて示している。

### [0048]

ソース電極11、ドレイン電極14、電極16,17,27~29,37~3 9及び絶縁膜18を覆って絶縁膜40が設けらている。

### [0049]

なお図示していないが、本実施の形態1に係る半導体装置100が備える、n MOSトランジスタ103及び制御回路105以外の構成要素、すなわち、I/F回路101、パルス発生回路102及びnMOSトランジスタ104は、RESURF分離領域A外のn-半導体層2に設けられている。

### [0050]

電極17には電位VBが与えられる。ゲート電極9にプラスの電位が与えられると、nMOSトランジスタ103がオン状態となり、<math>p+不純物領域30に流れる電流によって電極17と配線15との間に電位差が生じる。この電位差が検出されることによって、ゲート電極9に与えられたロジック信号、つまりパルス信号P1が高電位側にレベルシフトする。

### [0051]

本実施の形態1に係る半導体装置100では、電極17及びp-半導体基板1

にそれぞれ電位VB及び接地電位GNDが与えられると、RESURF効果によってp不純物領域3から制御回路105の方向に向って空部層が延びる。この結果、RESURF分離領域Aの周縁に沿って空乏層が形成され、制御回路105が当該空乏層によって取り囲まれる。これにより、高耐圧の制御回路105を実現している。

### [0052]

またトレンチ分離領域Bにおいては、p不純物領域3とn+埋め込み不純物領域4との間のn-半導体層2にはほぼ全域に空乏層が形成される。これにより、 高耐圧のnMOSトランジスタ103を実現している。

## [0053]

次に、トレンチ分離構造 8 a , 8 b , 2 1 の形成方法について説明する。トレンチ分離構造 8 a , 8 b , 2 1 の形成方法は互いに同じであるため、代表してトレンチ分離構造 8 a の形成方法を図  $5 \sim 7$  を参照して説明する。図  $5 \sim 7$  は、図 3 に示される、n+ 埋め込み不純物領域 4 , 2 0 の間の領域に相当する部分を拡大して示す断面図である。

### [0054]

まず図5に示されるように、異方性エッチング法を用いてn-半導体層2をその上面から掘り込んで、n-半導体層2とp-半導体基板1との界面に達するトレンチ8 a c を形成する。そして図6に示されるように、トレンチ8 a c の内壁とn-半導体層2の上面とを酸化して、トレンチ8 a c の内面とn-半導体層2の上面とに絶縁膜材料8 a d を形成する。次に、トレンチ8 a c を充填する導電性材料8 a e を絶縁膜材料8 a d 上に形成する。なお、導電性材料8 a e は例えばポリシリコンから成る。

### [0055]

次にトレンチ8acよりも上方の絶縁膜材料8ad及び導電性材料8aeを除去する。これにより、図7に示されるように、ポリシリコンから成る導電性膜8aaとシリコン酸化膜から成る絶縁膜8abとを有するトレンチ分離構造8aが完成する。その後、トレンチ分離構造8aの上面とn‐半導体層2の上面の上に分離絶縁膜10が形成される。

## [0056]

このように本実施の形態1に係る半導体装置100によれば、p不純物領域3によって区分された一つのRESURF分離領域A内に、nMOSトランジスタ103と制御回路105とが設けられている。そのため、nMOSトランジスタ103と、制御回路105の抵抗106とを互いに接続する際に、高電位の配線15がp不純物領域3の上方を通ることがない。その結果、RESURF効果によって生じるn-半導体層2での空乏層の広がりが阻害されることがなく、設計当初に確保した耐圧が維持される。

### [0057]

また、nMOSトランジスタ103は、p不純物領域3とトレンチ分離構造8 aによって取り囲まれたトレンチ分離領域Bに形成されているため、nMOSトランジスタ103が形成されているn-半導体層2と、制御回路105が形成されているn-半導体層2とが相互に絶縁されている。従って、nMOSトランジスタ103のソースとドレイン間の電流が制御回路形成領域Cにおけるn-半導体層2にリークするのを抑制することができ、電位VBが印加される電極17と、nMOSトランジスタ103のドレイン電極14との短絡を防止することができる。その結果、nMOSトランジスタ103のゲート電極9に与えられるパルス信号P1を確実に高電位側にレベルシフトすることができる。

#### [0058]

更に、ドレイン電極14と接続されるn+不純物領域7の下方には、n-半導体層2よりも高濃度のn+埋め込み不純物領域4が形成されているため、ドレイン電極14に高電位が印加された場合のサージ耐圧が向上する。

#### [0059]

また本実施の形態1では、トレンチ分離構造8aと配線15との間にフィールドプレート13が設けられているため、配線15からのトレンチ分離構造8aへの電界が遮蔽される。この結果、配線15からの電界による耐圧低下を抑制できる。

## [0060]

なお本実施の形態1では、トレンチ分離構造8a.8b.21は導電性膜と絶

縁膜とで構成されているが、絶縁膜だけで構成してもよい。この場合の形成方法をトレンチ分離構造 8 a を例に挙げて説明する。図 8 は図 5 ~ 7 と同様に、図 3 に示される、n+埋め込み不純物領域 4, 2 0 の間の領域に相当する部分を拡大して示す断面図である。

## [0061]

まず図5を参照して説明したようにトレンチ8 a c を形成する。そして、トレンチ8 a c を充填する絶縁膜45をn-半導体層2上に形成する。なお、絶縁膜45は例えばシリコン酸化膜である。これにより、絶縁膜45から成るトレンチ分離構造8aが形成され、同時に絶縁膜45から成る分離絶縁膜10が形成される。

## [0062]

また本実施の形態1では、トレンチ分離構造8aをn-半導体層2の上面から、n-半導体層2とp-半導体基板1との界面にまで達するように形成していたが、図9に示されるように、必ずしもp-半導体基板1にまで達する必要はない。

## [0063]

図9に示されるように、トレンチ分離構造8aがp-半導体基板1にまで到達していないと、nMOSトランジスタ103のソースとドレイン間の電流46の一部が、制御回路形成領域Cにおけるn-半導体層2に漏れるため、nMOSトランジスタ103がオンした場合の電極17とドレイン電極14との電位差、つまり電位VBとドレイン電位V1との電位差は減少する。

### [0064]

しかしながら、トレンチ分離構造 8 a が n - 半導体層 2 と p - 半導体基板 1 との 界面付近にまで延びていれば、リーク電流の電流経路は狭く、その部分の寄生抵 抗は大きいため、リーク電流による電極 1 7 とドレイン電極 1 4 との電位差の減 少を無視することができる。言い換えれば、リーク電流による電極 1 7 とドレイン電極 1 4 との間の電位差の減少が半導体装置の動作にほとんど影響を与えない程度にまで、トレンチ分離構造 8 a の先端を、n - 半導体層 2 と p - 半導体基板 1 との界面に近づける。具体的には、電極 1 7 とドレイン電極 1 4 との電位差を検 出するインターロック回路 1 0 8 のしきい値よりも、当該電位差が下回らないよ

うに、トレンチ分離構造8aの先端とp-半導体基板1の上面との距離を設定する。なお、nMOSトランジスタ103のソースとドレイン間の電流46を以後「MOS電流46」と呼ぶ。

## [0065]

このように、トレンチ分離構造8aは、少なくとも n-半導体層 2 と p-半導体 基板 1 との界面付近にまで延びていれば良いため、トレンチ分離構造8aを形成 する際に設けられる上述のトレンチ8acも、必ずしも p-半導体基板 1 に達し ている必要は無く、n-半導体層 2 の上面から少なくとも p-半導体基板 1 との界面付近にまで延びていれば良い。

## [0066]

一方、図10に示されるように、トレンチ分離構造8aがp-半導体基板1の上面よりも深く形成され、更にn+埋め込み不純物領域4, 20の下限よりも十分に深く形成された場合には、以下の問題が生じる。

### [0067]

p-半導体基板 1 及び n-半導体層 2 に、それぞれ接地電位 G N D 及び電位 V B が印加された場合、p-半導体基板 1 にも空乏層が形成される。図 1 0 の破線 4 7 はその空乏層端を示している。トレンチ分離構造 8 a の下方の先端が空乏層端よりも深い位置にある場合、かかる先端は p-半導体基板 1 と同電位、つまり接地電位 G N D になる。従って、n-半導体層 2 と p-半導体基板 1 との間には、トレンチ分離構造 8 a における導電性膜 8 a a の側面上の絶縁膜 8 a b と、導電性膜 8 a a と、導電性膜 8 a a の底面上の絶縁膜 8 a b とを通ってリーク電流が流れやすくなる。図 1 0 では、このリーク電流の経路を電流経路 4 4 として示している。

## [0068]

そして、導電性膜 8 a a はポリシリコンから成り、シリコン酸化膜から成る絶縁膜 8 a b よりも電気伝導度が非常に高いため、p-半導体基板 1 と n-半導体層 2 との間の絶縁性を実質的に維持しているのは、導電性膜 8 a a の側面上の絶縁膜 8 a b と導電性膜 8 a a の底面上の絶縁膜 8 a b である。なお図 1 0 では、n-半導体層 2 と、導電性膜 8 a a と、それらの間に位置する絶縁膜 8 a b とで構

成される静電容量をコンデンサ 4 4 a で等価的に表しており、導電性膜 8 a a と 、 p - 半導体基板 1 と、それらの間に位置する絶縁膜 8 a b とで構成される静電容量をコンデンサ 4 4 b で等価的に表している。

### [0069]

例えば、電位 V B が 6 0 0 V に設定され、n - 半導体層 2 に 6 0 0 V が印加された場合、p - 半導体基板 1 E n - 半導体層 2 E の間の絶縁性を維持している一方の絶縁膜 8 a b には 3 0 0 V の電位が印加されることになる。この電位に対する絶縁耐量を確保するためには、最低 3 0 0 n m の厚い絶縁膜 8 a b が必要となる。また、長時間の信頼性を考えると、その倍以上の厚さの絶縁膜 8 a b が要求される。

## [0070]

ウェハプロセスの制約上、上記トレンチ8acの内面に厚い絶縁膜8abを形成しがたい場合には、半導体装置100の耐圧が絶縁膜8abの絶縁耐量で決定され、1000V以上の電位に耐えることができる半導体装置100を実現することが困難である。

#### [0071]

従って、図11に示されるように、トレンチ分離構造8aの先端の位置をn+埋め込み不純物領域4,20の下限よりも浅い位置に設定することが望ましい。このように設定することによって、トレンチ分離構造8aの先端は空乏層に取り込まれやすくなる。空乏層内のp-半導体基板1は電位勾配を持つため、n-半導体層2とトレンチ分離構造8aの先端とに上記のような電位差が生じにくくなる。従って、絶縁膜8abの膜厚を厚くする必要がなく、半導体装置100の高耐圧化が容易になる。

## [0072]

また本実施の形態1では、フィールドプレート13はトレンチ分離領域Bにおけるn-半導体層2に電気的に接続されていたが、その替わりに、図12に示されるように、周囲から絶縁された浮遊電極で、つまりフローティングでフィールドプレート13を構成しても良い。またフィールドプレート13を、トレンチ分離領域Bにおけるn-半導体層2に電気的に接続する替わりに、制御回路形成領

域における n-半導体層 2 に電気的に接続させても良い。具体的には、図13に示されるように、配線15とトレンチ分離構造8 a との間に設けられたフィールドプレート13に接触する電極42を絶縁膜18を貫通して設けて、絶縁膜18上に設けれた配線43でもって電極42と電極17とを接続する。なお、電極42及び配線43のそれぞれは例えばアルミニウムからなる。これにより、フィールドプレート13が制御回路形成領域における n-半導体層 2 に電気的に接続される。

### [0073]

図12,13に示される構造であっても、配線15からのトレンチ分離構造8 aへの電界が遮蔽され、配線15からの電界による耐圧低下を抑制できる。

## [0074]

また本実施の形態1では、RESURF分離領域Aの周縁に沿って延在するトレンチ分離構造8bを設けているが、トレンチ分離構造8aをp不純物領域3に繋げることによって、トレンチ分離領域B内のn-半導体層2と、制御回路形成領域C内のn-半導体層2とを相互に絶縁することができるため、トレンチ分離構造8bを設けなくても良い。

### [0075]

実施の形態2.

図14は本発明の実施の形態2に係る半導体装置の構造を示す断面図であって、図15はその平面図を示している。図14は図2の矢視D-Dに相当する位置での断面図である。図15ではゲート電極9以外のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省略している。図15の矢視F-Fにおける断面構造が図14の左側半分に示されている。

### [0076]

本実施の形態2に係る半導体装置は、上述の実施の形態1に係る半導体装置に おいて、トレンチ分離構造8c,8dを更に備えるものである。

### [0077]

図14,15に示されるように、トレンチ分離構造8aとn+埋め込み不純物 領域4との間のn-半導体層2の内部には、その上面からp-半導体基板1との界 面にかけてトレンチ分離構造 8 c がトレンチ分離構造 8 a と所定距離を成して設けられている。そして、トレンチ分離構造 8 a と n +埋め込み不純物領域 2 0 との間の n - 半導体層 2 の内部には、その上面から p - 半導体基板 1 との界面にかけてトレンチ分離構造 8 d がトレンチ分離構造 8 a と所定距離を成して設けられている。

### [0078]

トレンチ分離構造 8 c, 8 d は p 不純物領域 3 と接続されており、トレンチ分離構造 8 a 及び p 不純物領域 3 とともに、 n M O S トランジスタ 1 0 3 が形成されるトレンチ分離領域 B を n - 半導体層 2 に区分している。

## [0079]

トレンチ分離構造 8 c は導電性膜 8 c a と絶縁膜 8 c b とから成り、トレンチ分離構造 8 d は導電性膜 8 d a と絶縁膜 8 d b とから成る。各導電性膜 8 c a , 8 d a は、例えばポリシリコンから成り、n-半導体層 2 の上面からp-半導体基板 1 との界面にかけてn-半導体層 2 内部に設けられている。絶縁膜 8 c b は、導電性膜 8 c a の表面のうち、n-半導体層 2 及びp-半導体基板 1 に埋もれている表面を覆っており、絶縁膜 8 d b は、導電性膜 8 d a の表面のうち、n-半導体層 2 及びp-半導体基板 1 に埋もれている表面を覆っている。絶縁膜 8 c b , 8 d b は例えばシリコン酸化膜から成る。その他の構造については実施の形態 1 に係る半導体装置と同じであるため、その説明は省略する。

## [0080]

上述のように本実施の形態2に係る半導体装置では、トレンチ分離構造8a,8c,8dが多重構造を成しているため、nMOSトランジスタ103のソースとドレイン間の電流が制御回路形成領域Cにおけるn-半導体層2に更に漏れにくくなる。従って、nMOSトランジスタ103のゲート電極9に与えられるパルス信号P1を更に確実に高電位側にレベルシフトすることができる。

### [0081]

### 実施の形態3.

上述の実施の形態1では、半導体装置100の耐圧性能を更に向上しようとした場合に、接地電位GNDが印加されるp不純物領域3と、高電位が印加される

n+不純物領域7との間の絶縁性が問題となることがある。以下にその問題について図16を参照して説明する。

### [0082]

図16は実施の形態1に係る半導体装置100の構造を示す平面図であって、 図4に示される構造からフィールドプレート13と、配線15と、ドレイン電極 14との記載を省略したものを示している。

### [0083]

上述のように、n+不純物領域7及びp不純物領域3にそれぞれ高電位及び接地電位GNDが印加されると、p不純物領域3とn+埋め込み不純物領域4との間のn-半導体層2のほぼ全域に空乏層が形成される。そのため、n+不純物領域7とp不純物領域3との間では、トレンチ分離構造8aの線状部分80aと、それに接続されているトレンチ分離構造8bとを通ってリーク電流が流れやすくなる。図16では、このリーク電流の経路を電流経路48として示している。

### [0084]

ここで、線状部分80aは、図16に示されるように、ソース領域5から n+不純物領域7に向う方向に沿ってp不純物領域3から延びている。言い換えれば、p不純物領域3から n+不純物領域7に近づく方向に延在している。そして、トレンチ分離構造8aはトレンチ分離領域Bにおける n-半導体層2を間に挟んで互いに対向する2つの線状部分80cを有している。

### [0085]

線状部分80aの導電性膜8aaと、トレンチ分離構造8bの導電性膜8baとは相互に接続されており、導電性膜8aa,8baは絶縁膜8ab,8bbよりも電気伝導度が非常に高い。そのため、n+不純物領域7とp不純物領域3との間の絶縁性を維持しているのは、実質的に線状部分80aにおける導電性膜8aaの側面上の絶縁膜8abと、導電性膜8baの側面上の絶縁膜8bbである。なお図16では、n-半導体層2と、導電性膜8aaと、それらの間に位置する絶縁膜8abとで構成される静電容量をコンデンサ48aで等価的に表しており、導電性膜8baと、p不純物領域3と、それらの間に位置する絶縁膜8bbとで構成される静電容量をコンデンサ48bで等価的に表している。

## [0086]

従って、実施の形態1で説明したように、例えばn-半導体層2に600Vの 高電位が印加される場合、非常に厚い絶縁膜8ab,8bbが必要となる。ウェ ハプロセスの制約上、厚い絶縁膜8ab,8bbを形成しがたい場合には、高耐 圧の半導体装置100を実現することが困難になる。

### [0087]

そこで本実施の形態3では、p不純物領域3とn+不純物領域7との間の絶縁性を向上することができる技術を提案する。

### [0088]

図17は本実施の形態3に係る半導体装置の構造を示す平面図であって、図18は図17の矢視G-Gにおける断面図である。本実施の形態3に係る半導体装置は、上述の実施の形態1に係る半導体装置において、トレンチ分離構造8aの線状部分80aを点線状に形成したものである。以下に具体的に説明する。なお図17は、ゲート電極9以外のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省略したものである。

#### [0089]

図17,18に示されるように、トレンチ分離構造8aの線状部分80aでは、導電性膜8aaが複数に分割されており、それらは互いに離れて設けられている。そして、導電性膜8aaの表面のうち、n-半導体層2及びp-半導体基板1に埋もれている表面を覆う絶縁膜8abが、導電性膜8aaごとに設けられている。また、互いに隣り合う絶縁膜8abにおいては、一方の絶縁膜8abの導電性膜8aaとは反対側の側面と、それと対向する、他方の絶縁膜8abの導電性膜8aaとは反対側の側面とは、互いに所定距離dを成している。

#### [0090]

このように本実施の形態3に係る半導体装置によれば、トレンチ分離構造8aの線状部分80aは互いに離れた複数の導電性膜8aaを含み、更に各導電性膜8aaのn-半導体層2に埋もれている表面は絶縁膜8abで覆われている。そのため、線状部分80aを通って流れやすい、n+不純物領域7とp不純物領域3との間のリーク電流は、各導電性膜8aaに設けられた絶縁膜8abを通って

流れるようになる。従って、実施の形態1に係る半導体装置100のように線状部分80aの導電性膜8aaが分割されていない場合よりも、かかるリーク電流が通過する絶縁膜8abの個数が増大する。その結果、n+不純物領域7とp不純物領域3との間のリーク電流の経路には、等価的には、上記コンデンサ48a,48b以外に、直列に相互に接続された複数のコンデンサが存在することになる。従って、リーク電流が流れにくくなりn+不純物領域7とp不純物領域3との間の絶縁性が向上し、より高耐圧の半導体装置を実現しやすくなる。

### [0091]

本実施の形態3では、線状部分80aにおける互いに隣り合う絶縁膜8abが距離 dを成して相互に離れている。そのため、図17に示されるように、MOS電流46の一部46aが、互いに隣り合う絶縁膜8ab間の隙間を通って制御回路形成領域Cにおけるn-半導体層2にリークしてしまう。そのため、nMOSトランジスタ103がオンした場合の電極17とドレイン電極14との電位差が減少してしまう。そこで、この電位差の減少が半導体装置の動作に影響をほとんど与えないようになるように、互いに隣り合う絶縁膜8abの距離dの値を設定する。なお、制御回路形成領域Cにおけるn-半導体層2にリークする、MOS電流46の一部46aを以後「リーク電流46alと呼ぶ。

## [0092]

本実施の形態3では、実施の形態1に係るトレンチ分離構造8 a を部分的に点線状に形成したが、図15に示される実施の形態2に係るトレンチ分離構造8 a , 8 c , 8 c d をそれぞれ部分的に点線状にしても良い。図19はこの場合の実施の形態2に係る半導体装置の構造を示す平面図である。

#### [0093]

図19に示されるように、トレンチ分離構造8aは図17に示されるトレンチ分離構造8aと同様に点線状に形成されている。そして、トレンチ分離構造8cの線状部分80cでは、導電性膜8caが複数に分割されており、それらは互いに離れて設けられている。また、トレンチ分離構造8dの線状部分80dでは、導電性膜8daが複数に分割されており、それらは互いに離れて設けられている

## [0094]

ここで線状部分80cは、線状部分80aと同様に、p不純物領域3から n+不純物領域7に近づく方向に延在している。そして、トレンチ分離構造8cはトレンチ分離領域Bにおける n -半導体層 2 を間に挟んで互いに対向する 2 つの線状部分80cを有している。また、線状部分80dは、線状部分80a,cと同様に、p不純物領域3から n +不純物領域7に近づく方向に延在している。そして、トレンチ分離構造8dはトレンチ分離領域Bにおける n -半導体層 2 を間に挟んで互いに対向する 2 つの線状部分80dを有している。

### [0095]

トレンチ分離構造 8 c の線状部分 8 0 c においては、導電性膜 8 c a の表面のうち、n-半導体層 2 及びp-半導体基板 1 に埋もれている表面を覆う絶縁膜 8 c bが、導電性膜 8 c a ごとに設けられている。そして、互いに隣り合う絶縁膜 8 c b においては、一方の絶縁膜 8 c b の導電性膜 8 c a とは反対側の側面と、それと対向する、他方の絶縁膜 8 c b の導電性膜 8 c a とは反対側の側面とは、互いに所定距離 d を成している。

### [0096]

トレンチ分離構造 8 d の線状部分 8 0 d においては、導電性膜 8 d a の表面のうち、n-半導体層 2 及びp-半導体基板 1 に埋もれている表面を覆う絶縁膜 8 d b が、導電性膜 8 d a ごとに設けられている。そして、互いに隣り合う絶縁膜 8 d b においては、一方の絶縁膜 8 d b の導電性膜 8 c a とは反対側の側面と、それと対向する、他方の絶縁膜 8 d b の導電性膜 8 d a とは反対側の側面とは、互いに所定距離 d を成している。

### [0097]

このように、上述の実施の形態2に係る半導体装置において、トレンチ分離構造8a,8c,8dの一部をそれぞれ点線状に形成することによって、リーク電流46aが減少する。これは、MOS電流46が制御回路形成領域Cにおけるn-半導体層2にリークするためには、絶縁膜8ab間の隙間のみならず、絶縁膜8cb間の隙間と、絶縁膜8db間の隙間とを通る必要があり、リーク電流46aの経路の抵抗値が増加するからである。従って、図17に示される半導体装置

よりも距離 d の値を大きく設定することができ、距離 d の設計自由度が向上する。

### [0098]

また、上述のようにトレンチ分離構造8a,8c,8dの一部をそれぞれ点線状に形成する場合においては、図19に示されるように、絶縁膜8ab間の隙間の位置と、絶縁膜8cb間の隙間の位置とを、ソース領域5からn+不純物領域7に向かう方向に相互にずらして配置しても良い。更に、絶縁膜8ab間の隙間の位置と、絶縁膜8db間の隙間の位置とを、ソース領域5からn+不純物領域7に向かう方向に相互にずらして配置しても良い。この場合には、図19に示されるように、リーク電流46aの経路が長くなり、そこでの抵抗値が増加するため、更にリーク電流46aが低減する。

### [0099]

実施の形態4.

図20は本実施の形態4に係る半導体装置の構造を示す断面図であって、図17の矢視G-Gに相当する位置での断面図である。図20に示されるように、本実施の形態4に係る半導体装置は、上述の実施の形態3に係る半導体装置において、線状部分80aの互いに隣り合う導電性膜8aaの間が絶縁膜8abで埋められているものである。その他の構造は実施の形態3に係る半導体装置と同様のため、その説明は省略する。

## [0100]

このように、互いに離れて設けられた導電性膜 8 a a の間を絶縁膜 8 a b で埋めることによって、実施の形態 3 に係る半導体装置よりもリーク電流 4 6 a を低減することができる。

#### $[0\ 1\ 0\ 1]$

次に、図20に示される構造の製造方法について説明する。図21,22はその製造方法を工程順に示す断面図である。なお、図21,22も図20と同様に、図17の矢視G-Gに相当する位置での断面図である。

#### $[0\ 1\ 0\ 2\ ]$

図21に示されるように、p-半導体基板1上にn-半導体層2を形成する。そ

して、互いに所定距離を成す複数のトレンチ8 a c を n - 半導体層 2 の上面から p - 半導体基板 1 との界面にかけて n - 半導体層 2 内に形成する。このとき、互い に隣り合う 2 つのトレンチ8 a c において、一方のトレンチ8 a c の側面と、それと対向する、他方のトレンチ8 a c の側面との間の距離 D を、後の工程で形成される絶縁膜 8 a b の膜厚 t 以下に設定する。

## [0103]

次に図22に示されるように、複数のトレンチ8 a c のそれぞれの内壁を酸化して、各トレンチ8 a c の内面に絶縁膜8 a b を形成する。このとき、絶縁膜8 a b の半分がトレンチ8 a c によって露出する n - 半導体層2及び p - 半導体基板1の内面上に形成され、残りの半分がその内部に形成される。そして、互いに隣り合うトレンチ8 a c 間の距離D は、絶縁膜8 a b の膜厚t 以下に設定されているため、互いに隣り合うトレンチ8 a c の内面に形成された絶縁膜8 a b は相互に接触することになる。なお、図22では絶縁膜8 a b を形成する前のトレンチ8 a c の内面を破線で示している。

### [0104]

次に各トレンチ8acを充填する導電性膜8aaを形成する。これにより、図 20に示される構造が得られる。

## [0105]

このように、トレンチ8ac間の距離Dを絶縁膜8abの膜厚t以下に設定することによって、互いに隣り合う導電性膜8aaの間が絶縁膜8abで埋められるようになる。従って、リーク電流46aを低減することができる。

#### [0106]

実施の形態5.

上述の実施の形態3に係る半導体装置のように、線状部分80aの絶縁膜8ab間に隙間が生じていると、その距離dの値が大きくなるにつれて、リーク電流46aが大きくなる。図23はこの様子を示す図である。従って、リーク電流46aを測定し、トレンチ分離構造8aにおける線状部分80aに対する製造プロセスの評価を行う必要がある。しかしながら、リーク電流46aのみを直接測定することは困難である。

## [0107]

そこで、本実施の形態5では、図24に示されるような複数のテスト構造53 を実施の形態3に係る半導体装置に設けて、かかるテスト構造53を利用してト レンチ分離構造8aにおける線状部分80aの製造プロセスを評価する方法を提 案する。

### [0108]

まずテスト構造 5 3 について詳細に説明する。図 2 4 に示されるように、実施の形態 3 に係る半導体装置に設けられた複数のテスト構造 5 3 のそれぞれは、トレンチ分離構造 6 8 a , 6 8 b と、電極パッド 6 9 a , 6 9 b とを備えている。トレンチ分離構造 6 8 b は、n - 半導体層 2 の上面から p - 半導体基板 1 との界面にかけて n - 半導体層 2 内部に設けられている。そして、トレンチ分離構造 6 8 b は n - 半導体層 2 の一部を取り囲んでおり、n - 半導体層 2 内に領域Mを区分している。

## [0109]

トレンチ分離構造 6 8 a は、互いに離れて設けられ、領域Mの周縁に沿って並ぶ複数の導電性膜 6 8 b a を有している。各導電性膜 6 8 b a は、トレンチ分離構造 8 a の導電性膜 8 a a と同様に、n-半導体層 2 の上面から p-半導体基板 1 との界面にかけて n-半導体層 2 内部に設けられている。そして、トレンチ分離構造 6 8 a には、導電性膜 6 8 b a の表面のうち、n-半導体層 2 及び p-半導体基板 1 に埋もれている表面を覆う絶縁膜 6 8 b b が、各導電性膜 6 9 b a ごとに設けられており、絶縁膜 6 8 b b は互いに離れている。

#### [0110]

複数のテスト構造 5 3 の間では、互いに隣り合う絶縁膜 6 8 b b 間の隙間の大きさは互いに異なっている。言い換えれば、複数のテスト構造 5 3 の互いに隣り合う絶縁膜 6 8 b b においては、一方の絶縁膜 6 8 b b の導電性膜 6 8 b a とは反対側の側面と、それと対向する、他方の絶縁膜 6 8 b b の導電性膜 6 8 b a とは反対側の側面との間の距離 d 1 は相互に異なっている。図 2 4 では、2 つのテスト構造 5 3 が示されているが、その上方に示されているテスト構造 5 3 における距離 d 1 よりも小さ

く設定されている。

## [0111]

トレンチ分離構造 6 8 a は、n-半導体層 2 の上面からp-半導体基板 1 との界面にかけてn-半導体層 2 内部に設けられており、トレンチ分離構造 6 8 b を取り囲んでいる。トレンチ分離構造 6 8 a は、導電性膜 6 8 a a と絶縁膜 6 8 a b とから成る。導電性膜 6 8 a a は、トレンチ分離構造 6 8 b の導電性膜 6 8 b a と同様に、n-半導体層 2 の上面から p-半導体基板 1 との界面にかけて n-半導体層 2 内部に設けられている。絶縁膜 6 8 a b は、導電性膜 6 8 a a の表面のうち、n-半導体層 2 及び p-半導体基板 1 に埋もれている表面を覆っている。

## [0112]

領域Mにおけるn-半導体層2の上面には電極パッド69aが設けられている。そして、トレンチ分離構造68a,69bの間のn-半導体層2の上面には電極パッド69bが設けられている。

### [0113]

各導電性膜68aa,68baは例えばポリシリコンから成り、各絶縁膜68ab,68bbは例えばシリコン酸化膜から成る。また、各電極パッド69a,69bは例えばアルミニウムから成る。

### [0114]

図24に示される複数のテスト構造53は、例えば、ウェハ状態のp-半導体 基板1の端部の上方に形成され、その上には絶縁膜18,40は設けられない。 そして、テスト構造53のトレンチ分離構造68a,68bはトレンチ分離構造8aと同時に形成される。

### [0115]

テスト構造 5 3 はトレンチ分離構造 8 a の線状部分 8 0 a の製造プロセスを評価する際のモニタとして利用されるため、そのトレンチ分離構造 6 8 b と線状部分 8 0 a とは同じ製造条件で形成される。更に、トレンチ分離構造 6 8 b の導電性膜 6 8 b a と、線状部分 8 0 a の導電性膜 8 a a とは互いに同じ形状で形成され、トレンチ分離構造 6 8 b の絶縁膜 6 8 b b と、線状部分 8 0 a の絶縁膜 8 a b との膜厚も互いに同じに設定される。

## [0116]

本実施の形態4では、上記テスト構造53を例えば3つ準備する。そして、テスト構造53のうちの一つについては、トレンチ分離構造68bの絶縁膜69bb間の距離d1を、線状部分80aの絶縁膜8ab間の距離dに一致させる。そして、距離d1が線状部分80aにおける距離dよりも大きい値に設定されるテスト構造53と、小さい値に設定されるテスト構造53とを準備する。以後、距離d1が線状部分80aにおける距離dと同じ値に設定されるテスト構造53を「テスト構造53a」、距離dよりも大きい値に設定されるテスト構造53を「テスト構造53b」、距離dよりも小さい値に設定されるテスト構造53を「テスト構造53c」とそれぞれ呼ぶ。

## [0117]

次に上記テスト構造53を用いた、トレンチ分離構造8aの線状部分80aの製造プロセスの評価方法について説明する。図25はテスト構造53を用いた線状部分80aの製造プロセスの評価方法を示すフローチャートである。なお、線状部分80aに対する製造プロセスの評価は、例えばウェハ状態のp-半導体基板1を用いて行われる。

#### [0118]

図25に示されるように、ステップs1において、複数のテスト構造53のそれぞれについて、領域Mにおけるn-半導体層2と、トレンチ分離構造68bに対して領域Mとは反対側のn-半導体層2との間のリーク電流54を測定する。 具体的には、各テスト構造53a~53bにおいて、例えば電極パッド69a,69bにそれぞれ電位VB及び接地電位GNDを与えて、電極パッド69a,69b間の電流を測定する。

#### [0119]

次に、ステップ s 2 において、ステップ s 1 で測定したリーク電流 5 4 を用いて、トレンチ分離構造 8 a の線状部分 8 0 a の製造プロセスを評価する。以下に評価方法の具体例について説明する。

#### [0120]

まず、ステップs1で測定したテスト構造53aのリーク電流54が、予め設

定されている、nMOSトランジスタ103のリーク電流46aの規格範囲re f内にあるかどうかを確認する。ここで、規格範囲refとはリーク電流46a の許容範囲であって、リーク電流46aがこの規格範囲ref内にあれば、nMOSトランジスタ103がオンした場合における電極17とドレイン電極14との間の電位差が、リーク電流46aによって減少したとしても、この減少が半導体装置の動作に実質的に影響を与えることはない。

#### [0121]

テスト構造 5 3 a のトレンチ分離構造 6 8 b は、トレンチ分離構造 8 a の線状部分 8 0 a と同じ製造条件等で形成されており、更にその距離 d 1 は、線状部分 8 0 a における距離 d と同じ値に設定されている。そのため、テスト構造 5 3 a におけるリーク電流 5 4 が規格範囲 r e f 内にあれば、n M O S トランジスタ 1 0 3 のリーク電流 4 6 a も規格範囲 r e f 内にあると間接的に判断でき、一応は 半導体装置を良品として取り扱うことができる。

#### [0122]

しかしながら、線状部分80aの製造プロセスに何らかの問題があるにも関わらず、偶然にリーク電流46aが規格範囲ref内にあるという場合も考えられる。そこで、テスト構造53aのリーク電流54が規格範囲ref内にある場合には、テスト構造53aのリーク電流54と、テスト構造53bあるいはテスト構造53cのリーク電流54とを比較する。

## [0123]

テスト構造 5 3 b における距離 d 1 は、テスト構造 5 3 a におけるそれよりも大きく設定されているため、設計上は、テスト構造 5 3 b のリーク電流 5 4 は、テスト構造 5 3 a のリーク電流 5 4 よりも大きくなる。また、テスト構造 5 3 c における距離 d 1 は、テスト構造 5 3 a におけるそれよりも小さく設定されているため、設計上は、テスト構造 5 3 c のリーク電流 5 4 は、テスト構造 5 3 a のリーク電流 5 4 よりも小さくなる。

#### [0124]

また、テスト構造53b,53cのトレンチ分離構造68bは、トレンチ分離構造8aの線状部分80aと同じ製造条件等で形成されている。従って、テスト

構造53aにおけるリーク電流54の実測値と、テスト構造53bあるいはテスト構造53cにおけるそれとを相互に比較し、ほとんど変らない場合等には、線状部分80aの製造プロセスに問題があると評価できる。そして、この評価結果に基いて線状部分80aの製造条件等を見直す。

## [0125]

一方、テスト構造 5 3 a のリーク電流 5 4 が規格範囲 r e f 外にある場合には、 n M O S トランジスタ 1 0 3 のリーク電流 4 6 a も規格範囲 r e f 外にあると判断できるため、半導体装置を不良であると判断できる。しかしながら、テスト構造 5 3 a のリーク電流 5 4 だけでは、線状部分 8 0 a のどの部分で不良が発生しているのかを全く評価できない。

#### [0126]

そこで、テスト構造53aのリーク電流54が規格範囲ref外にある場合にも、テスト構造53aのリーク電流54と、テスト構造53bあるいはテスト構造53cのリーク電流54とを比較する。

#### [0127]

例えば、テスト構造53aのリーク電流54が規格範囲refの下限よりも小さい場合に、テスト構造53bにおけるリーク電流54の実測値が、テスト構造53aにおけるそれよりも大きく、テスト構造53cにおけるリーク電流54の実測値が、テスト構造53aにおけるそれとほとんど変らないときには、線状部分80aの絶縁膜8ab間に隙間が生じていないと推定することができる。このように、本来生じるはずの隙間ができていないということは、線状部分80aの製造プロセスに何らかの問題があると評価できる。従って、この評価結果を用いて、線状部分80aの製造条件等を見直すことができる。

#### [0128]

このように、MOS電流46のリーク電流46aが直接測定することが困難である場合であっても、距離d1が相互に異なる複数のテスト構造53をモニタとして設けることによって、トレンチ分離構造8aにおける線状部分80aの製造プロセスを評価することができる。

#### [0129]

実施の形態 6.

図26は本発明の実施の形態6に係る半導体装置の構造を示す断面図であって、図27はその平面図を示している。また、図28は図27の矢視I-Iにおける断面図である。図26は図2の矢視D-Dに相当する位置での断面図であって、図27ではゲート電極9以外のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省略している。また、図27の矢視H-Hにおける断面構造が図26の左側半分に示されている。

## [0130]

本実施の形態6に係る半導体装置は、上述の実施の形態3に係る半導体装置に おいて、p不純物領域55を更に備えるものである。

#### [0131]

図26~28に示されるように、p不純物領域55は、RESURF分離領域A内のn-半導体層2の上面内に設けられており、トレンチ分離領域Bの周縁に沿って延在している。そしてp不純物領域55は、トレンチ分離構造8aの絶縁膜8abのうち、n-半導体層2の上面から露出している部分以外を取り囲んでおり、p不純物領域3と接続されている。

## [0132]

トレンチ分離構造 8 a の線状部分 8 0 a においては、p 不純物領域 5 5 は、複数の絶縁膜 8 a b のそれぞれを取り囲んでおり、互い隣り合う絶縁膜 8 a b の間はp 不純物領域 5 5 で埋められている。

#### [0133]

なお、本実施の形態6に係る半導体装置では、トレンチ分離構造21の絶縁膜21bのうち、n-半導体層2の上面から露出している部分以外を取り囲むp不純物領域55も設けられている。

#### [0134]

このように、本実施の形態6に係る半導体装置では、線状部分80aにおける 絶縁膜8abの間はp不純物領域55で埋められているため、実施の形態3に係 る半導体装置よりもリーク電流46aを減少することができる。

#### [0135]

次に、p不純物領域55の形成方法について説明する。図29,30はp不純物領域55の形成方法を示す断面図であって、図27の矢視I-Iに相当する位置での断面図である。

## [0136]

まず図29に示されるように、p-半導体基板1上にn-半導体層2を形成する。そして、互いに所定距離を成す複数のトレンチ8acをn-半導体層2の上面からp-半導体基板1との界面にかけてn-半導体層2内に形成する。そして、n-半導体層2の上面上にレジスト60を形成する。

#### [0137]

次に、複数のトレンチ8acのそれぞれの内壁に対して、p型の不純物IMをイオン注入で導入する。このとき、n-半導体層2の上面に垂直な方向に対して斜めの方向から、不純物IMのイオン注入が行われる。その後、レジスト60を除去する。

#### [0138]

次に図30に示されるように、各トレンチ8 a c の内壁と、 n - 半導体層2の 上面を酸化して、各トレンチ8 a c の内面及び n - 半導体層2の上面に絶縁膜材料8 a d を形成する。そして各トレンチ8 a c を充填する導電性材料8 a e を絶縁膜材料8 a d 上に形成する。

#### [0139]

次にトレンチ8acよりも上方の絶縁膜材料8ad及び導電性材料8aeを除去して、高温ドライブ工程を実行する。これにより、各トレンチ8acの内面に絶縁膜8abが形成され、同時に各トレンチ8acを充填する導電性膜8aaが形成される。更に、不純物IMが拡散してp不純物領域55が完成し、図28に示される構造が得られる。

#### [0140]

このように、トレンチ分離構造 8 a の線状部分 8 0 a を形成する際に p 不純物領域 5 5 も形成しているため、 p 不純物領域 5 5 を形成した後に線状部分 8 0 a を形成する場合よりも、半導体装置の製造時間を短縮することができる。

#### [0 1 4 1]

なお、電極17及びp-半導体基板1にそれぞれ電位VB及び接地電位GNDを印加した場合に、p不純物領域55とn-半導体層2とで形成されるPN接合には逆電圧が印加されるが、この場合に、p不純物領域55の全領域が空乏化することが望ましい。p不純物領域55の全領域が空乏化しない場合には、p不純物領域55に電解が集中し、耐圧低下を引き起こすことがあるからである。

以下に、p不純物領域55の全領域が空乏化する条件について説明する。

## [0143]

上述のようにp不純物領域55は、複数のトレンチ8acのそれぞれの内壁に対して不純物IMをイオン注入し、その後、不純物IMを熱拡散することによって形成している。このときのp不純物領域55における、トレンチ8acの内面に対して垂直な方向の拡散深さをdm、p不純物領域55の不純物濃度の平均値をNとすると、拡散深さdmと、不純物濃度の平均値Nとが以下の式(1)を満足するようにそれぞれの値を設定する。

## [0144]

## 【数1】

$$N[cm^{-3}] \times dm[cm] = 1.0 \times 10^{-12} [cm^{-2}] \cdots (1)$$

#### [0145]

これにより、p不純物領域55のうち、線状部分80aの絶縁膜8ab間を充填する部分以外が空乏化する。なお式(1)は、特許文献2及び非特許文献1に記載されているRESURF条件である。

## [0146]

更に、トレンチ分離構造 8 a が延在している方向に対して垂直な方向におけるトレンチ 8 a c の幅をWとすると、幅Wと、拡散深さ d m と、不純物濃度の平均値Nとが以下の式(2),(3)を満足するようにそれぞれの値を設定する。

#### [0147]

## 【数2】

 $N [cm^{-3}] \times W [cm] = 2.0 \times 10^{-12} [cm^{-2}] \cdots (2)$  $W \le 2 \times dm \cdots (3)$ 

## [0148]

これにより、p不純物領域55のうち、線状部分80aの絶縁膜8ab間を充り 填する部分が空乏化する。なお、互いに隣り合うトレンチ8acの間の距離Dを 、拡散深さdmの2倍よりも小さい値に設定することによって、一方のトレンチ8acの内壁に形成されたp不純物領域55と、他方のトレンチ8acの内壁に 形成されたp不純物領域55とが相互に接続される。

## [0149]

実施の形態7.

図31は本発明の実施の形態7に係る半導体装置の構造を示す平面図である。 図32は図31のトレンチ分離領域B, Jの付近を拡大して示す平面図である。 図33は図32の矢視K-Kにおける断面図である。なお図31では、説明の便 宜上、図33のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省 略している。また図32では、説明の便宜上、ゲート電極9,69以外の図33 のn-半導体層2よりも上方の構造(分離絶縁膜10を含む)を省略している。

## [0150]

本実施の形態7に係る半導体装置は、上述の実施の形態1に係る半導体装置100において、基本的には、トレンチ分離構造8eを更に備え、RESURF分離領域A内にnMOSトランジスタ104を設けたものである。

## [0151]

図31~33に示されるように、n-半導体層2の上面からp-半導体基板1との界面にかけてRESURF分離領域A内のn-半導体層2内にトレンチ分離構造8eが設けられている。トレンチ分離構造8eはp不純物領域3と接続されており、p不純物領域3とともにRESURF分離領域A内のn-半導体層2の一部を取り囲んでいる。これにより、p不純物領域3及びトレンチ分離構造8eで

もって、MOSトランジスタ104が配置されるトレンチ分離領域JがRESURF分離領域A内のn-半導体層2に区分されている。

#### [0152]

トレンチ分離構造 8 e はトレンチ分離構造 8 b に連結されている。トレンチ分離構造 8 e は導電性膜 8 e a と絶縁膜 8 e b とから成る。導電性膜 8 e a は、例えばポリシリコンから成り、トレンチ分離構造 8 b の導電性膜 8 b a に連結されている。そして、導電性膜 8 e a は n - 半導体層 2 の上面から p - 半導体基板 1 との界面にかけて n - 半導体層 2 内部に設けられている。

## [0153]

トレンチ分離構造 8 e の絶縁膜 8 e b は、導電性膜 8 e a の表面のうち、 n <sup>-</sup> 半導体層 2 及び p <sup>-</sup>半導体基板 1 に埋もれている表面を覆っている。絶縁膜 8 e b は例えばシリコン酸化膜から成り、トレンチ分離構造 8 b の絶縁膜 8 b b に連結されている。

## [0154]

トレンチ分離領域 J 内の n - 半導体層 2 の上面内には、n + 不純物領域 6 7 が設けられている。n + 不純物領域 6 7 と p 不純物領域 3 との間の n - 半導体層 2 の上面内には p + 不純物領域 6 6 が設けられている。p + 不純物領域 6 6 の上面内には、n + 不純物領域である n MOSトランジスタ 1 0 4 のソース領域 6 5 が設けられている。p + 不純物領域 6 6 と n + 不純物領域 6 7 との間の n - 半導体層 2 と、n + 不純物領域 6 7 とは n MOSトランジスタ 1 0 4 のドレイン領域として機能する。n + 不純物領域 6 7 の下方における n - 半導体層 2 と p - 半導体基板 1 との界面には選択的にn + 埋め込み不純物領域 6 4 が設けられている。

#### [0155]

## [0156]

ゲート電極 6 9 は p 不純物領域 6 6 の端部を接触することなく覆っており、ゲート電位が与えられる。フィールドプレート 7 2 c は n + 不純物領域 6 7 の端部に接触している。フィールドプレート 1 2 a , 1 2 b は、ゲート電極 6 9 とフィールドプレート 7 2 c との間に介在してこれらと静電結合することにより、 n M MOSトランジスタ 1 0 4 のソースとドレインとの間の電位差に基づく n - 半導体層 2 の上面での電界を緩和する機能を果たす。

## [0157]

トレンチ分離構造 8 e の上には、分離絶縁膜 1 0 を介してフィールドプレート 7 3 が設けられている。フィールドプレート 7 3 は、n+不純物領域 6 7 の端部 と接触している。ゲート電極 6 9 及びフィールドプレート 7 2 c , 7 3 は、例えばポリシリコンから成る。トレンチ分離構造 8 e の上面は分離絶縁膜 1 0 で覆われている。

## [0158]

絶縁膜18は、ゲート電極69及びフィールドプレート72c, 73をも覆っている。p+不純物領域66とソース領域65とに接触するMOSトランジスタ104のソース電極61と、n+不純物領域67に接触するMOSトランジスタ104のドレイン電極74とは、それぞれ絶縁膜18を貫通して設けらている。

## [0159]

制御回路形成領域Cのn-半導体層2の上面内には、抵抗107として機能するp+不純物領域(図示せず)が設けられており、かかるp+不純物領域とドレイン電極74とは配線75で相互に接続されている。配線75は例えばアルミニウムから成り、フィールドプレート73の上方に位置している。

#### $[0\ 1\ 6\ 0\ ]$

ソース電極61及びドレイン電極74は、例えばアルミニウムから成る。図33では、図面の煩雑さを避けるために、MOSトランジスタ104のゲート絶縁膜を絶縁膜18に含めて示している。絶縁膜40は、ソース電極61及びドレイン電極74をも覆っている。

### [0161]

なお図示していないが、本実施の形態 7 では、上述の I / F 回路 1 0 1 及びパ

ルス発生回路102が、RESURF分離領域A外のn-半導体層2に形成されている。その他の構造は実施の形態1に係る半導体装置100と同じであるため、その説明は省略する。

## [0162]

制御回路形成領域Cにおけるn-半導体層2及びp-半導体基板1にそれぞれ電位VB及び接地電位GNDが与えられると、トレンチ分離領域Bと同様に、トレンチ分離領域Jにおいても、p不純物領域3とn+埋め込み不純物領域64との間のn-半導体層2にはほぼ全域に空乏層が形成される。これにより、高耐圧のnMOSトランジスタ104を実現している。

## [0163]

このように、本実施の形態7に係る半導体装置では、RESURF分離領域A内に、nMOSトランジスタ103だけではなく、nMOSトランジスタ104をも配置しているため、実施の形態1に係る半導体装置よりも装置の微細化が可能になる。

## [0164]

なお、トレンチ分離構造 8 e はトレンチ分離構造 8 a と同じ方法で形成される。また、トレンチ分離構造 8 a の場合と同様の理由から、トレンチ分離構造 8 e は必ずしも p - 半導体基板 1 まで到達している必要は無く、少なくとも n - 半導体層 2 と p - 半導体基板 1 との界面付近にまで達していればよい。

#### $[0\ 1\ 6\ 5]$

実施の形態8.

図34は本発明の実施の形態8に係る半導体装置の構造を示す平面図であって、図35は図34の矢視L-Lにおける断面図である。図34はトレンチ分離領域Bの付近を拡大して示す平面図である。また図34では、ゲート電極9以外のn-半導体層2より上方の構造(分離絶縁膜10を含む)を省略しており、図35では絶縁膜18、40の記載を省略している。

#### $[0\ 1\ 6\ 6]$

上述の実施の形態3に係る半導体装置では、フィールドプレート12a, 12 bは周囲から絶縁された浮遊電極であったが、本実施の形態8に係る半導体装置 では、フィールドプレート12a, 12bのそれぞれを、トレンチ分離構造8aの線状部分80aにおける導電性膜8aaと接続させている。

#### [0167]

図34,35に示されるように、線状部分80aにおける各導電性膜8aaは n-半導体層2の上面から露出しており、その上には分離絶縁膜10が形成されていない。そして、p不純物領域3と埋め込み不純物領域4との間のn-半導体層2の上に、分離絶縁膜10を介して設けられたフィールドプレート12aは、線状部分80aの導電性膜8aaに接続されている。また、フィールドプレート12aと同様に、p不純物領域3と埋め込み不純物領域4との間のn-半導体層2の上に分離絶縁膜10を介して設けられたフィールドプレート12bは、線状部分80aにおけるフィールドプレート12aとは異なる導電性膜8aaに接続されている。

#### [0168]

ここで、導電性膜 8 a a は周囲から絶縁されてるため浮遊状態であるが、導電性膜 8 a a と、接地電位 G N D が印加される p 不純物領域 3 から延びてくる空乏層とは容量的に相互に結合するため、導電性膜 8 a a の電位は、 p 不純物領域 3 から離れるにつれて段階的に上昇する。そして、その電位は n - 半導体層 2 の電位が強く影響するため、変動しにくくほぼ一定である。

#### [0 1 6 9]

また、絶縁膜40の上にはそれを覆うモールド樹脂(図示せず)が形成されるが、当該モールド樹脂での分極電荷の影響によってn-半導体層2での空乏層の延びが阻害されることがある。

### [0170]

本実施の形態8に係る半導体装置では、フィールドプレート12a, 12bは、トレンチ分離構造8aにおける線状部分80aの導電性膜8aaに接続されているため、フィールドプレート12a, 12bの電位が安定する。従って、フィールドプレート12a, 12bの下方のn-半導体層2の上面付近の電位も安定する。その結果、絶縁膜40を覆って設けられるモールド樹脂での分極電荷の影響を低減することができ、耐圧低下を防止することができる。

### [0171]

次に、本実施の形態 8 に係るフィールドプレート 1 2 a , 1 2 b の形成方法について説明する。図 3 6 ~ 4 0 はフィールドプレート 1 2 a , 1 2 b の形成方法を示す断面図であって、図 3 4 の矢視 L – L に相当する位置での断面図である。

#### [0172]

図36に示されるように、p-半導体基板1上にn-半導体層2を形成する。そして、互いに所定距離を成す複数のトレンチ8acをn-半導体層2内及びp-半導体基板1内に形成する。

#### [0173]

次に、各トレンチ8acの内壁を酸化して、図37に示されるように、各トレンチ8acの内面に絶縁膜8abを形成する。そして、図38に示されるように、n-半導体層2の上面に分離絶縁膜10を形成する。

## [0174]

次に図39に示されるように、各トレンチ8acを充填する導電性材料82を 分離絶縁膜10上に形成する。導電性材料82は例えばポリシリコンから成る。 そして、所定の開口パターンを有するレジスト81を導電性材料82上に形成する。

#### [0175]

次に、レジスト81をマスクに用いて、導電性材料82をパターンニングする。これにより、図40に示されるように、線状部分80aの導電性膜8aaと、フィールドプレート12a.12bとが同時に形成される。

#### [0176]

このように、本実施の形態8では、フィールドプレート12a, 12bと線状部分80aの導電性膜8aaとが同時に形成される。従って、フィールドプレート12a, 12bと、線状部分80aにおける導電性膜8aaとが別々の工程で形成される場合よりも、半導体装置の製造時間が短縮できる。

## [0177]

#### 【発明の効果】

この発明の半導体装置によれば、MOSトランジスタは、p不純物領域とトレ

ンチ分離構造によって区分されたトレンチ分離領域内に形成されているため、M OSトランジスタのソースとドレインとの間の電流が、半導体素子が形成されている半導体層にリークすることを抑制することができる。

#### [0178]

更に、ドレイン電極と接続される第2不純物領域の下方には、半導体層よりも 高濃度の埋め込み不純物領域が形成されているため、ドレイン電極に高電位が印 加された場合のサージ耐圧が向上する。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係る半導体装置の構成を示すブロック図である。
- 【図2】 本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
- 【図3】 本発明の実施の形態1に係る半導体装置の構造を示す断面図である。
- 【図4】 本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
- 【図5】 本発明の実施の形態1に係るトレンチ分離構造の製造方法を示す 断面図である。
- 【図6】 本発明の実施の形態1に係るトレンチ分離構造の製造方法を示す 断面図である。
- 【図7】 本発明の実施の形態1に係るトレンチ分離構造の製造方法を示す 断面図である。
- 【図8】 本発明の実施の形態1に係るトレンチ分離構造の製造方法を示す断面図である。
- 【図9】 本発明の実施の形態1に係るトレンチ分離構造を示す断面図である。
- 【図10】 本発明の実施の形態1に係るトレンチ分離構造を示す断面図である。
  - 【図11】 本発明の実施の形態1に係るトレンチ分離構造を示す断面図で

ある。

- 【図12】 本発明の実施の形態1に係る半導体装置の構造を示す断面図である。
- 【図13】 本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
- 【図14】 本発明の実施の形態2に係る半導体装置の構造を示す断面図である。
- 【図15】 本発明の実施の形態2に係る半導体装置の構造を示す平面図である。
- 【図16】 本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
- 【図17】 本発明の実施の形態3に係る半導体装置の構造を示す平面図である。
- 【図18】 本発明の実施の形態3に係る半導体装置の構造を示す断面図である。
- 【図19】 本発明の実施の形態3に係る半導体装置の構造を示す断面図である。
- 【図20】 本発明の実施の形態4に係るトレンチ分離構造8aを示す断面 図である。
- 【図21】 本発明の実施の形態4に係るトレンチ分離構造8aの製造方法を示す断面図である。
- 【図22】 本発明の実施の形態4に係るトレンチ分離構造8aの製造方法を示す断面図である。
- 【図23】 トレンチ分離構造の絶縁膜間の距離とリーク電流との関係を示すグラフである。
- 【図24】 本発明の実施の形態5に係るテスト構造53を示す平面図である。
- 【図25】 本発明の実施の形態5に係る製造プロセス評価方法を示すフローチャートである。

- 【図26】 本発明の実施の形態6に係る半導体装置の構造を示す断面図である。
- 【図27】 本発明の実施の形態6に係る半導体装置の構造を示す平面図である。
- 【図28】 本発明の実施の形態6に係る半導体装置の構造を示す断面図である。
- 【図29】 本発明の実施の形態6に係る半導体装置の製造方法を示す断面 図である。
- 【図30】 本発明の実施の形態6に係る半導体装置の製造方法を示す断面 図である。
- 【図31】 本発明の実施の形態7に係る半導体装置の構造を示す平面図である。
- 【図32】 本発明の実施の形態7に係る半導体装置の構造を示す平面図である。
- 【図33】 本発明の実施の形態7に係る半導体装置の構造を示す断面図である。
- 【図34】 本発明の実施の形態8に係る半導体装置の構造を示す平面図である。
- 【図35】 本発明の実施の形態8に係る半導体装置の構造を示す断面図である。
- 【図36】 本発明の実施の形態8に係る半導体装置の製造方法を示す断面 図である。
- 【図37】 本発明の実施の形態8に係る半導体装置の製造方法を示す断面 図である。
- 【図38】 本発明の実施の形態8に係る半導体装置の製造方法を示す断面図である。
- 【図39】 本発明の実施の形態8に係る半導体装置の製造方法を示す断面 図である。
  - 【図40】 本発明の実施の形態8に係る半導体装置の製造方法を示す断面

ページ: 48/E


図である。

## 【符号の説明】

1 半導体基板、2 n-半導体層、3,55 p不純物領域、4 n+埋め込み不純物領域、5 ソース領域、6 p+不純物領域、7 n+不純物領域、8 a,8 c ~ 8 e,6 8 b トレンチ分離構造、8 a a,8 c a,8 d a,6 8 b a 導電性膜、8 a b,8 c b,8 d b,6 8 b b 絶縁膜、10 分離絶縁膜、12 a,12 b,13 フィールドプレート、14 ドレイン電極、15 配線、53 テスト構造、54 リーク電流、80 a 線状部分、82 導電性材料、100 半導体装置、103,104 nMOSトランジスタ、A RESURF分離領域、B,J トレンチ分離領域、C 制御回路形成領域、IM 不純物、M 領域。

【書類名】 図面


【図1】



100:半導体装置

A:RESURF分離領域

【図2】



B:トレンチ分離領域

C:制御回路形成領域


2: n-半導体層

3: p不純物領域


8 a:トレンチ分離構造

8 a a : 導電性膜 8 a b : 絶縁膜


【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】




【図13】




9/

【図14】




8 c , 8 d : トレンチ分離構造

# 【図15】




8 c a , 8 d a : 導電性膜 8 c b , 8 d b : 絶縁膜

【図16】




80a:線状部分


【図17】




【図18】




【図19】




# 【図20】




# 【図21】




# 【図22】








## 【図24】




53:テスト構造68ba:導電性膜54:リーク電流68bb:絶縁膜

68b:トレンチ分離構造 M:領域

## 【図25】




【図26】




5: p不純物領域


【図27】



【図28】




# 【図29】




IM:不純物

# 【図30】




## 【図31】




J:トレンチ分離領域 8 e:トレンチ分離構造

8 e a : 導電性膜 8 e b : 絶縁膜


【図32】




【図33】




【図34】




【図35】




【図36】




【図37】



【図38】




【図39】



82: 導電性材料





【書類名】

要約書

【要約】

【課題】 サージ耐圧を向上することが可能な半導体技術を提供する。

【解決手段】 p不純物領域3によってn-半導体層2内にRESURF分離領 域が区分されている。トレンチ分離構造8a及びp不純物領域3によって、RE SURF分離領域内のn-半導体層2にトレンチ分離領域が区分されている。n MOSトランジスタ103はトレンチ分離領域内に、制御回路はRESURF分 離領域内であってトレンチ分離領域外にそれぞれ設けられている。nMOSトラ ンジスタ103のドレイン電極14に接続されるn+不純物領域7の下方におい ては、n-半導体層2とp-半導体基板1との界面にn+埋め込み不純物領域4が 形成されている。

【選択図】 図3

# 特願2003-141625

## 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社